IIC总线原理及其在51单片机中的简单应用
1. IIC总线基本概念
1.1总线概述
IIC总线是PHLIPS公司推出的一种串行总线，是具备多主机系统所需的包括总线裁决和高低速器件同步功能的高性能串行总线。
1.2总线结构
IIC总线是由数据线SDA和时钟线SCL构成的串行总线，可发送和接收数据。在CPU与被控IC之间、IC与IC之间可以进行双向传送，最高传送速率100kbps。各种被控制电路均并联在这两条总线上。
2. IIC总线协议
2.1数据传输中的主/从机
在多主机系统中，可能同时有几个主机企图启动总线传送数据。为了避免混乱， IIC总线要通过总线仲裁，以决定由哪一台主机控制总线。连在每一个总线上的电路和模块都有一个唯一地址，它们彼此之间只有简单的Master/Slaver关系。
主机：控制时钟线，产生启动信号、时钟信号、停止信号。控制线上的发送和接收节奏。
从机：按SCL线上的时钟接收SDA线上的数据或发送数据到SDA线上。
2.2协议概述
IIC总线仅占用系统的两个I/O口，一条作为串行数据线SDA，一条作为串行时钟线SCL，线上外加上拉电阻，在不传数据时SCL、 SDA总保持高电平。IIC总线通过上拉电阻接电源正极。当总线空闲时，两根线均为高电平。连到总线上的任一器件输出的低电平，都将使总线的信号变低，即各器件的SDA及SCL都是线“与”关系。CPU发出的控制信号分为地址码和控制量两部分，地址码用来选址，即接通需要控制的电路，确定控制的种类;控制量决定该调整的类别(如对比度、亮度等)及需要调整的量。这样，各控制电路虽然挂在同一条总线上，却彼此独立，互不相关。
2.3时序图
完整的数据传输过程时序图：
2.4信号类型
(1)开始信号：SCL为高电平时，SDA由高电平向低电平跳变，开始传送数据。
(2)结束信号：SCL为高电平时，SDA由低电平向高电平跳变，结束传送数据。
(3)应答信号：接收数据的IC在接收到8bit数据后，向发送数据的IC发出特定的低电平脉冲，表示已收到数据。CPU向受控单元发出一个信号后，等待受控单元发出一个应答信号，CPU接收到应答信号后，根据实际情况判断是否继续传递信号。若未收到应答信号，由判断为受控单元出现故障。
(4)总线空闲：SCL和SDA都保持高电平的状态
(5)总线忙：在数据传送开始以后,SCL为高电平的时候,SDA的数据必须保持稳定,只有当SCL为低电平的时候才允许SDA上的数据改变.
这些信号中，起始信号是必需的，结束信号和应答信号，都可以不要。IIC总线有两根信号线，一根为SDA(数据线)，一根为SCL(时钟线)。任何时候时钟信号都是由主控器件产生。
3. IIC总线数据传输格式
3.1字节传送与应答：
每一个字节必须保证是8位长度。数据传送时，先传送最高位(MSB)，每一个被传送的字节后面都必须跟随一位应答位(即一帧共有9位)。
3.2数据帧格式
IIC总线上传送的数据信号是广义的，既包括地址信号，又包括真正的数据信号。(注：下图中有阴影部分表示数据由主机向从机传送，无阴影部分则表示数据由从机向主机传送。A表示应答， A非 表示非应答(高电平)。S表示起始信号，P表示终止信号。)
A. 主机向从机发送数据，数据传送方向在整个传送过程中不变
B. 主机在第一个字节后，立即从从机读数据
C. 传送过程中，当需改变传送方向时，起始信号和从机地址都被重复产生一次，但两次读/写方向位正好反相。
4. IIC总线多主机竞争的仲裁
总线上可能挂接有多个器件，有时会发生两个或多个主器件同时想占用总线的情况，这种情况叫做总线竞争。IIC总线具有多主控能力，可以对发生在SDA线上的总线竞争进行仲裁，其仲裁原则是这样的：当多个主器件同时想占用总线时，如果某个主器件发送高电平，而另一个主器件发送低电平，则发送电平与此时SDA总线电平不符的那个器件将自动关闭其输出级。总线竞争的仲裁是在两个层次上进行的。首先是地址位的比较，如果主器件寻址同一个从器件，则进入数据位的比较，从而确保了竞争仲裁的可靠性。由于是利用IIC总线上的信息进行仲裁，因此不会造成信息的丢失。
为何识别到“0”将丢失仲裁呢?因为对于OD门，只能驱动到低电平，释放总线只能通过不驱动总线释放，停止驱动即产生“1”，但是发现总线还是“0”，这说明还有主机在跟自己竞争总线使用权，自己线驱动到“1”，确检测到“0”，那代表自己已经失去了仲裁。
? 主机只能在总线空闲时启动传送。两个或多个主机可能在起始条件的最小持续时间tHD;STA 内产生一个起始条件，结果在总线上产生一个规定的起始条件。
? 当SCL 线是高电平时，仲裁在SDA 线发生;这样，在其他主机发送低电平时，发送高电平的主机将断开它的数据输出级，因为总线上的电平与它自己的电平不相同。然后，进一步获得其的判定条件：
? 仲裁可以持续多位。首先是比较地址位。如果每个主机都试图寻址同一的器件，仲裁会继续比较数据位(假设主机是发送器)，或者比较响应位(假设主机是接收器)。
? IIC总线的地址和数据信息由赢得仲裁的主机决定，在仲裁过程中不会丢失信息。丢失仲裁的主机可以产生时钟脉冲直到丢失仲裁的该字节末尾。
? 在串行传输过程中时，一旦有重复的起始条件或停止条件发送到IIC 总线的时侯，仲裁过程仍在进行。如果可能产生这样的情况，有关的主机必须在帧格式相同位置发送这个重复起始条件或停止条件。
? 此外，如果主机也结合了从机功能，而且在寻址阶段丢失仲裁，它很可能就是赢得仲裁的主机在寻址的器件。那么，丢失仲裁的主机必须立即切换到它的从机模式。
? IIC总线的控制只由地址或主机码以及竞争主机发送的数据决定，没有中央主机，总线也没有任何定制的优先权。
5.时钟信号的同步
在 IIC总线上传送信息时的时钟同步信号是由挂接在SCL线上的所有器件的逻辑“与”完成的。SCL线上由高电平到低电平的跳变将会影响到这些器件，一旦某个器件的时钟信号下跳为低电平，将使SCL线一直保持低电平，使SCL线上的所有器件开始低电平期。此时，低电平周期短的器件的时钟由低至高的跳变并不能影响SCL线的状态，于是这些器件将进入高电平等待的状态。当所有器件的时钟信号都上跳为高电平时，低电平期结束，SCL线被释放返回高电平，即所有的器件都同时开始它们的高电平期。其后，第一个结束高电平期的器件又将SCL线拉成低电平。这样就在SCL线上产生一个同步时钟。可见，时钟低电平时间由时钟低电平期最长的器件确定，而时钟高电平时间由时钟高电平期最短的器件确定。
6.总线功能特点及应用
6.1 IIC总线功能特点
IIC总线最主要的优点是其简单性和有效性。由于接口直接在组件之上，因此IIC总线占用的空间非常小，减少了电路板的空间和芯片管脚的数量，降低了互联成本。总线的长度可高达25英尺，并且能够以10Kbps的最大传输速率支持40个组件。
IIC总线的另一个优点是，它支持多主控，其中任何能够进行发送和接收的设备都可以成为主总线。一个主控能够控制信号的传输和时钟频率。当然，在任何时间点上只能有一个主控。
6.2总线应用
目前有很多半导体集成电路上都集成了IIC接口。带有IIC接口的单片机有：CYGNAL的 C8051F0XX系列，三星的S3C24XX系列，PHILIPSP87LPC7XX系列，MICROCHIP的PIC16C6XX系列等。很多外围器件如存储器、监控芯片等也提供I?C接口。
7.利用51单片机模拟IIC总线协议
7.1所需器件
AT89C51单片机、24C02存储器、6kΩ电阻两个、导线若干
7.2接线方式
利用AT89C51的IO口模拟实现IIC总线协议进行与24C02存储器的通信，其电路图如下：
7.3程序代码
下面是使用AT89C51的IO口模拟实现IIC总线协议进行通信的程序：
#include
#include
#define uc unsigned char
sbit SDA=P1^0;
sbit SCL=P1^1;
bit NackFlag;
void delay()
{
_nop_();
_nop_();
_nop_();
_nop_();
}
void DelayX1ms(uc count)
{
uc i,j;
for(i=0;i
for(j=0;j<120;j++)
;
}
void start() //启动
{
SDA=1;
delay();
SCL=1;
delay();
SDA=0;
delay();
SCL=0;
}
void stop() //停止
{
SDA=0;
delay();
SCL=1;
delay();
SDA=1;
delay();
SCL=0;
}
void ChkAck() //应答
{
SDA=1;
SCL=1;
NackFlag=0;
if(SDA==1)
NackFlag=1;
SCL=0;
}
void send8bit(uc num)
{
uc i=8;
uc temp;
temp=num;
for(i=8;i>0;i--)
{
SDA=temp&0x80;
SCL=1;
delay();
SCL=0;
temp=temp<<1;
}
}
void sendbyte(uc num,uc addr)
{
start();
send8bit(0xa0);
ChkAck();
send8bit(num);
ChkAck();
stop();
DelayX1ms(10);
}
void main(void)
{
uc i;
for (i=0;i<0xff;i++)
{
sendbyte(i,i);
DelayX1ms(5);
}
while(1);
}
编辑：admin 最后修改时间：2018-05-18
