MSP430之系统时钟
一、时钟源种类
LFXT1CLK低频时钟源——MSP430每一种器件都有
XT2CLK高频时钟源——存在于X13X、X14X、X15X、X16X、X43X、X44X等
DCOCLK数字控制RC振荡器
二、时钟源说明
ACLK辅助时钟：ACLK是LFXT1CLK(低频时钟源)信号经过1、2、4、8分频得到的。ACLK可由软件选为各个外围模块的时钟信号，一般用于低速外设。
MCLK系统主时钟：MCLK可由软件选择来自LFXT1CLK(低频时钟源)、XT2CLK(高频时钟源)、DCOCLK(数字控制RC振荡器)三者之一，然后经过1、2、4、8分频得到。MCLK主要用于CPU和系统。
SMCLK子系统时钟：可由软件选择来自LFXT1CLK(低频时钟源)和DCOCLK(数字控制RC振荡器)，或者、XT2CLK(高频时钟源)和DCOCLK(数字控制RC振荡器)具体由器件决定，，然后经过1、2、4、8分频得到。SMCLK主要用于高速外围模块。
三、系统时钟寄存器说明
1.DCOCTLDCO控制寄存器，各位定义：
bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0
DCO.2 CCO.1 DCO.0 MOD.4 MOD.3 MOD.2 MOD.1 MOD.0
DCO.0——DCO.2定义8种频率之一，可分段调节DCOCLK频率，相邻两种频率相差10%。而频率由注入直流发生器的电流定义。
MOD.O——MOD.4定义在32个DCO周期中插入的fdco+l周期个数，而在余下的DCO周期中为fDco周期，控制切换DCO和DCO+1选择的两种频率。如果DCO常数为7，表示已经选择最高颂率，此时不能利用MOD.O-MOD.4进行频率调整。
2.BCSCTL1基本时钟系统控制寄存器1，各位定义：
bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0
XT2OFF XTS DIVA.1 DIVA.0 XT5V Rse1.2 Rse1.1 Rse1.0
XT2OFF控制 XT2 振荡器的开启与关闭。
XT2OFF=O，XT2振荡器开启;
XT2OFF=1，XT2振疡器关闭(默认XT2关闭)。
XTS控制 LFXTl 工作模武，选择需结合实际晶体振荡器连接情况。
XTS=O，LFXTl工作在低频模式 (默认低频模式);
XTS=1，LFXTl工作在高频模式(必须连接有相应高频时钟源)。
DIVA.O，DIVA.l控制ACLK分频。
0不分频(默认不分频);
12分频;
24分频;
38分频。
XT5V此位设置为0。
Rse1.O，Rsel.l，Rse1.2三位控制某个内部电阻以决定标称频率。
Rse1=0，选择最低的标称频率;
...... 參考手冊
Rse1=7，选择最低的标称频率;
3.BCSCTL2基本时钟系统控制寄存器2，各位定义：
bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0
SELM.1 SELM.0 DIVM.1 DIVM.0 SELS DIVS.1 DIVS.0 DCOR
SELM.O，SELM.l选择 MCLK 时钟源。
0时钟源为 DCOLCK(默认时钟源);
1时钟源为DCOCLK ;
2时钟源为LFXTlCLK(对于MSP430Fll/l2X)，
时钟源为XT2CLK(对于MSP430F13/14/15/16X);
3时钟源为 LFXT1CLK 。
DIVM.O，DlVM.l选择 MCLK 分频。
01分频(默认MCLK=DCOCLK);
12分频;
24分频;
38分频。
SELS选择 SMCLK 时钟源 。
0时钟源为 DCOCLK(默认肘钟源);
1时钟源为 LFXTlCLK(对于MSP430Fll/l2X )，
时钟源为 XT2CLK(对于MSP430F13/14/15/16X)。
DIVS.O，DIVS.l选择 SMCLK 分频。
01分频(默认 SMCLK=MCLK);
12分频;
24分频;
38分频。
DCOR选择 DCO 电阻。
0内部电阻;
1外部电阻。
Puc信号之后，DCOCLK被自动选作MCLK时钟信号，根据需要MCLK的时钟源可以另外设置为 LFXTl或者XT2。设置顺序如下：
(1)复位OscOff;
(2)清除OFIFG;
(3)延时等待至少50us;
(4)再次检查OFlFG，如果仍然置位，则重复(3)、(4)步骤，直到OFIFG=0止。
扩展阅读：MSP430单片机A/D过采样率的问题
编辑：admin 最后修改时间：2018-05-19
