SDRAM规格、引脚介绍
芯片和模块
记忆芯片
DDR-200:DDR-SDRAM 记忆芯片在 100MHz 下运行
DDR-266:DDR-SDRAM 记忆芯片在 133MHz 下运行
DDR-333:DDR-SDRAM 记忆芯片在 166MHz 下运行
DDR-400:DDR-SDRAM 记忆芯片在 200MHz 下运行(JEDEC制定的DDR最高规格)
DDR-500:DDR-SDRAM 记忆芯片在 250MHz 下运行(非JEDEC制定的DDR规格)
DDR-600:DDR-SDRAM 记忆芯片在 300MHz 下运行(非JEDEC制定的DDR规格)
DDR-700:DDR-SDRAM 记忆芯片在 350MHz 下运行(非JEDEC制定的DDR规格)
芯片模块
PC-1600内存模块指工作在 100MHz 下的DDR-200内存芯片，其拥有 1.600GB/s 的带宽
PC-2100内存模块指工作在 133MHz 下的DDR-266内存芯片，其拥有 2.133GB/s 的带宽
PC-2700内存模块指工作在 166MHz 下的DDR-333内存芯片，其拥有 2.667GB/s 的带宽
PC-3200内存模块指工作在 200MHz 下的DDR-400内存芯片，其拥有 3.200GB/s 的带宽
引脚介绍
SDRAM在读写数据时重点注意以下信号:
(1)CLK:时钟信号，为输入信号。SDRAM所有输入信号的逻辑状态都需要通过CLK的上升沿采样确定。
(2)CKE:时钟使能信号，为输入信号，高电平有效。CKE信号的用途有两个:一、关闭时钟以进入省电模式;二、进入自刷新状态。CKE无效时，SDRAM内部所有与输入相关的功能模块停止工作。
(3)CS#:片选信号，为输入信号，低电平有效。只有当片选信号有效后，SDRAM才能识别控制器发送来的命令。设计时注意上拉。
(4)RAS#:行地址选通信号，为输入信号，低电平有效。
(5)CAS#:列地址选通信号，为输入信号，低电平有效。
(6)WE#:写使能信号，为输入信号，低电平有效。
当然还包括bank[…]地址信号，这个需要根据不同的型号来确定，同样为输入信号;地址信号A[…]，为输入信号;数据信号DQ[…]，为输入/输出双向信号;数据掩码信号DQM，为输入输出双向信号，方向与数据流方向一致，高电平有效。当其有效时，数据总线上出现的对应数据字节被接收端屏蔽。
当今主流
DDR3内存。它属于SDRAM家族的内存产品，提供了相较于DDR2 SDRAM更高的运行效能与更低的电压，是DDR2 SDRAM(四倍资料率同步动态随机存取内存)的后继者(增加至八倍)，也是现时流行的内存产品。
DDR3 SDRAM为了更省电、传输效率更快，使用了SSTL 15的I/O接口，运作I/O电压是1.5V，采用CSP、FBGA封装方式包装，除了延续DDR2 SDRAM的ODT、OCD、Posted CAS、AL控制方式外，另外新增了更为精进进的CWD、Reset、ZQ、SRT、PASR功能。
CWD是作为写入延迟之用，Reset提供了超省电功能的命令，可以让DDR3 SDRAM内存颗粒电路停止运作、进入超省电待命模式，ZQ则是一个新增的终端电阻校准功能，新增这个线路脚位提供了ODCE(On Die Calibration Engline)用来校准ODT(On Die Termination)内部中断电阻，新增了SRT(Self-Reflash Temperature)可编程化温度控制内存时脉功能，SRT的加入让内存颗粒在温度、时脉和电源管理上进行优化，可以说在内存内，就做了电源管理的功能，同时让内存颗粒的稳定度也大为提升，确保内存颗粒不致于工作时脉过高导致烧毁的状况，同时DDR3 SDRAM还加入PASR(Partial Array Self-Refresh)局部Bank刷新的功能，可以说针对整个内存Bank做更有效的资料读写以达到省电功效。
编辑：simon 最后修改时间：2019-07-22
