你不会以为EDA软件开发就只需要软件工程师吧？
在刚刚过去的12月28日，EDA厂商概伦电子正式登陆科创板。作为国内EDA板块第一股，概伦电子一上市就受到狂热追捧，开盘第一天股价涨幅53.57%，市盈率达到惊人的575.28倍。
EDA第一股在金融市场上的成功却掩饰不了这个行业严峻的现实。根据概伦电子招股说明书中披露的行业数据显示，三大EDA巨头——新思科技Synopsys、铿腾电子Cadence、西门子EDA（原明导Mentor Graphics）——全球市占率超过77%，如果加上第四是德科技Keysight、第五ANSYS，那么前五大国外EDA 公司累计占有了约 85%的份额，留下国产厂商在夹缝中生存。
图：全球EDA市场份额，内圈至外圈分别为 2018-2020 年数据（资料来源：概伦电子招股说明书）
IC产业卡脖子的危机让我们认识到了EDA软件的重要性和落后的现实，但从软件工程的角度来看，我国并不是一个软件开发的弱国。每年从各大院校毕业的软件工程师不计其数，程序员如今依然是一个高收入的金领工种。比如在OA信创领域，在国家的推动下，计算机操作系统、办公自动化软件、数据库软件、云计算软件等等基础软件都在陆续实现国产替代。
那我们不禁要问，同样是基础软件，为什么国产EDA目前的形势依然不容乐观？换句话来问，EDA软件到底难在哪儿，以至于我国这么庞大的软件人才储备竟然还搞不定？
EDA：先有物理，后有软件
EDA的作用一句话就可以说明白：用软件模拟的方式达到预设的各种电路性能指标，然后再去foundry厂流片。如果IC设计时各种参数都达标，但片子流回来一测，数据飘到天上去，这就是彻底的失败。那么如何保证EDA里的电路设计跟真实芯片之间性能一致呢？
答案是：精准的器件模型。
IC电路的基本单元是晶体管，称为CMOS管。在EDA里需要一套数学公式来描述晶体管的基本物理参数关系，比如最基本的栅极G、源极S、漏极D的电压—电流关系，类似于电阻的电压和电流公式I=U/R。晶体管的U-I公式当然会更复杂，但基本思路和原理是一致的。这套数学公式称为晶体管的器件模型。
图：N型晶体管和P型晶体管截面图
用数学公式表征的器件模型就是EDA软件和实际工艺制程之间的桥梁，器件模型越准确，EDA仿真的电路就越接近于真实芯片。那这个器件模型很难吗？
答案是：难，特别难。
由于芯片的种类和应用场景多种多样，器件模型要能反映晶体管在各种工作条件下的实际情况，那么模型的类型至少要包括：直流、交流、静态、瞬态、噪声、压力、射频、可靠性……
更大的难度在于，如今晶体管的尺寸已经缩小至纳米尺度，在这个尺度下，晶体管会产生很多量子效应，比如短沟道效应、弹道输运效应……工艺制程每前进一个世代，晶体管尺寸每缩小一次，就会出现更多物理效应。对晶体管建模先要从量子力学、半导体物理等理论层面理解一个新效应背后的物理机理是什么，然后再用数学公式去描述新产生的物理效应对电流、电压、电阻等基本物理量的影响。
这还没完。
芯片大致可以分为数字芯片和模拟芯片，数字芯片里晶体管的的工作模式只有高电压和低电压，即“1”和“0”。实际上，数字芯片会允许有一个可接受的工作电压区间，比如说电压在0.1—0.3V被视为“0”，电压在0.3—06V被视为“1” 。那模型的精度就可以有一定的容错率。
但模拟芯片里，各种参数是连续变化的，不存在“0”到“1”之间的跳变，模型就要精准的描述所有变化，对精度要求会更高。尤其是射频芯片，工作频率高达GHz，在如此高频的振荡电路里，芯片衬底会产生很多寄生效应，各种寄生电阻、寄生电容、寄生电感都会出现，模型要包含所有寄生效应，对半导体基础物理理论的理解要求更高，另一方面对foundry厂工艺的一致性要求也更高。
图：射频电路里晶体管衬底各种寄生效应的等效电路
这也是为什么我们能有一批还不错的数字芯片设计公司，比如海思、展锐、瑞芯微、全志……但在模拟芯片和射频芯片领域，国产厂家与国外的差距更大，更不容易追赶。
因此，对于EDA软件，先有量子力学、半导体物理、固体物理的物理知识，然后才是对物理知识的软件化。我们在EDA上的劣势反映的其实是在半导体基础科学上的弱势。
芯片设计EDA的终极考验是——数学
器件模型的建立一般是foundry厂来完成，foundry对工艺线上制造出来的每一个器件都会建立一套数学模型，然后打包成PDK（process design kits，工艺设计工具包）发给IC设计公司使用。
IC设计公司将各种模块的IP综合在一起，然后EDA软件调用PDK里的数学公式计算整个电路的综合参数。于是，考验芯片设计类EDA软件的时候到了。
以海思麒麟9000为例，这块5nm制程的芯片包含了153亿个晶体管，一个晶体管对应一套数学公式，要算出这么多晶体管组合在一起的整体计算结果，考验的是EDA软件的算法有效性和快捷性。而且EDA还要理解晶体管与晶体管之间的拓扑结构，按照一定的区域划分出不同的电路单元分块计算。从下图就能十分清晰的看出，设计类EDA软件的核心竞争力在于数学和高效算法。
图：芯片设计类EDA技术概览（资料来源：概伦电子招股说明书）
再以芯片中的金属布线为例，麒麟9000中的153亿个晶体管都要用金属导线连接起来，靠人去布线是不可能的，只能靠EDA软件里的算法来实现，还要尽可能减少金属导线的总长度。毕竟金属导线越长，芯片的制作成本越高。
在数学里，这个问题可以抽象成找到遍历153亿个节点的最短路径问题，这是图论里的一个经典问题。其最初最简单版本是七桥问题，即找到走完一个城市内7座桥的最短路线。
图：数学图论中的七桥问题和抽象图表示
从7个节点到153亿个节点，对芯片金属布线算法的要求可见一斑。如此复杂的金属布线靠人去检验也是不可能的，同样也只能靠算法自己检验。IC设计师们常说的跑电路仿真，实际上软件内部真正运行的是各种极其复杂的数学算法。
图：芯片内部金属导线显微镜放大图
因此，与其说设计类EDA是电子工程软件，不如说它是数学软件。先有数学上的突破，才有EDA的易用性。否则，如果算法太慢，一块芯片仿真的时间以天、甚至以月来计，计算结果还不一定正确，那这样的EDA软件哪个设计公司会用呢？
国产EDA软件的成色到底如何
聊完EDA的技术难点，再来看看国产EDA公司的产品到底有多少技术含量，竞争力如何。还是以已经上市的概伦电子为样本。
从其招股说明书中可以知道，概伦电子的EDA产品主要有两类客户，制造类EDA工具的客户是以台积电、中芯国际、联电为代表的foundry厂，用于中低频工艺平台、基带芯片、存储器芯片的器件建模，在较高工作频率、射频芯片的模型上还不能使用；设计类EDA工具的客户是以三星电子、SK海力士、镁光、长鑫存储为代表的存储器芯片公司。
由于存储器芯片内晶体管的工作模式较为简单，只工作在0和1的状态，不涉及复杂的电路性能计算。因此，其设计类EDA软件在一般的IC设计公司里使用较少。最更大的差距在于，EDA巨头们将芯片IP也集成在设计软件里，更加降低IC设计公司的设计门槛。从下图就可以看到，新思科技Synopsys和铿腾电子Cadence还是全球第二、第三大IP授权公司。将IP和EDA绑定，IC设计公司的使用粘性会更强，国产EDA要在IC设计领域打破国外垄断会更难。
图：全球10大芯片IP公司（资料来源：IPnest 2021.4）
在EDA软件里最核心的半导体器件模型上，概伦电子使用的依然是BSIM、HiSIM、PSP这些外国的器件模型。其中BSIM和PSP是美国的，HiSIM是日本的。从这个角度也可以看出，EDA三大巨头全部都创始于美国不是没有原因。没有国产半导体器件模型，对应于芯片设计领域里，就是没有一套自主开发的指令集。
综合产品的各个维度，可以看到国产EDA软件的差距依然巨大。概伦电子在从其招股说明书中是这么说的：“新思科技、铿腾电子、西门子 EDA 等国际竞争对手相比，公司在产品种类丰富度上存在较为明显的差距。前述国际竞争对手丰富多样的产品种类可以满足下游客户的多方面需求，为其提供一站式采购选择。公司产品种类相对国际竞争对手较少，导致公司在产品销售协同效应上处于劣势，同时在公司经营中产品失败的风险难以分散。”
从披露出的信息来看，概伦电子对每家客户的EDA授权使用费大致在100万元/年。而从网上收集到的信息显示，Cadence一个license费用大致在一百万美元，价格差距6—7倍。
图：概伦电子EDA 工具主要业务指标（资料来源：概伦电子招股说明书）
写在最后
华为最困难的那两年里，任正非在很多媒体采访中都会说这么一句话：搞芯片光砸钱不行，得砸数学家、物理学家、化学家。
明白了EDA软件的核心技术难点就会明白，任正非的这句话绝不是心血来潮。半导体产业的物理基础是量子力学、固体物理、纳米材料，没有在基础理论上以十年计的长期积累，要想取得实质性的突破是不可能的。而基础理论研究更适合于高校、研究院来搞。
好消息是，国内一批顶级大学都陆续成立了集成电路学院，如清华大学、北京大学、华中科技大学、北京理工大学、天津理工大学、中山大学……，尤其是北京大学在集成电路学院成立的新闻通稿里这样写道：
北京大学集成电路学院将加强与北京大学计算机、数学、物理、化学、材料等多个优势学科的交叉融合，着力集成微纳电子、电子设计自动化、集成电路设计、集成电路制造、集成微纳系统五个重点方向。其中隐然已经有剑指EDA软件的意思。
更好的消息也来了，2021年11月4日，华中科技大学的一支团队在ICCAD2021（计算机辅助设计国际会议）芯片布局布线算法竞赛中获得第一名。
路还很遥远，但至少曙光初现了。
编辑：ZQY 最后修改时间：2022-07-14
